IEEE CoolChips 28でAgile-Chip Platformの位置付けを明確にする発表を行いました。
開催場所：
東京大学武田先端知ビル5F 武田ホール
概要：
Agile-Chip Platformは、開発コストと開発時間は、通常のASICよりも大幅に有利ですが、性能と消費電力では不利になると言われていました。
この研究では、2層を用いたAgile-2Lでは、性能、消費電力についてもASICに迫り、FPGAを大幅に上回ることが示しました。現在実装可能な1層構造でも性能、消費電力はFPGAに比べてやや有利になりますが、ゲート数が小さい点で、教育用途に限定されることが示されました。
定量的な評価に基づいてこれらが示された点でプロジェクトにとって重要です。
文責：天野
当日の様子：
当日の発表資料：
