東京大学『Agile-X〜革新的半導体技術の民主化拠点』プロジェクト
CONTACT
JPEN
この授業資料は2023年慶應義塾大学理宇学部情報工学科の3年生の授業に使われたものです。ご自由にご利用ください。情報工学科は3年生春学期をQuater制にしたので、この授業はQuater分しかないです。この授業はRISC-Vのパイプライン構成のVerilog記述を元に、高速化のコンテストを行うという攻めた授業です。Quaterの後半は受講者が少ないため、趣味に走っています。この授業はできて早い時期に近藤先生に担当変更したのであまり使い込んでません。ついでにスーパースカラ版とVLIW版も公開しておきます。この記述はMIPS用ですが、動作はスライドhpc.pptxのと同じです。RISC-Vに書きなおそうと思ったのですが、時間がなくてダメでした。もちろん細部はバグが居ると思います。