HW関連授業資料

計算機構成授業資料公開

Verilogのあんちょこ

• ※ 「Verilog入門スタイルとは？」　
• ※ 「実行の仕方」　
• ※ 「モジュールの宣言」
• ※ 「テストベンチの基本」
• ※ 「assign文」
• ※ 「数の表現」
• ※ 「バスの表現」
• ※ 「演算」
• ※ 「条件演算子」
• ※ 「符号拡張算術右シフト」
• ※ 「defineとparameter」
• ※ 「wireとreg」
• ※ 「mem文」
• ※ 「always文」
• ※ 「if文」
• ※ 「case文」

Verilogの記述例

• ※ 「ALU」
• ※ 「3-8デコーダ」
• ※ 「プライオリティエンコーダ」
• ※ 「さいころ表示器」
• ※ 「7セグメントデコーダ」
• ※ 「レジスタ」
• ※ 「カウンタ」
• ※ 「同期微分」
• ※ 「状態遷移」
• ※ 「16bit マイクロプロセッサ　POCO1サイクル版」
• ※ 「32bit マイクロプロセッサ　MIPS1サイクル版」

2023年資料

この授業資料は2023年に慶應義塾大学理工学部情報工学科の計算機構成の授業用に作られたのを元にしています。演習環境を利用するにはiverilogを利用可能にしてください。

RISC_Vのアセンブラを使う演習は、gccのRISC-V用のオプションが利用可能になっている環境では、base.tar, simple.tarが使えます。base_chuo.tar, simple_chuo.tar.gzはこれが使えない場合用のものです。この環境を使うにはrubyとpythn3をinstallしてください。これは多くの環境で利用可能だと思います。

• 1回： イントロ、計算機の歴史、Verilogの導入　

  演習資料：1kai.tar パワーポイント資料：intro.pptx

• 2回：ALUと組み合わせ回路

  演習資料：tar/2kai.tar パワーポイント資料：alu.pptx

• 3回： データパス

  演習資料：3kai.tar パワーポイント資料：datapath.pptx

• 4回： アキュムレータマシン

  演習資料：4kai.tar パワーポイント資料：accum.pptx

• 5回： 命令セットアーキテクチャ

  演習資料：base_itc.tar演習資料：base_chuo.tar パワーポイント資料：isa.pptx

• 6回：RISC-Vのマイクロアーキテクチャ

  演習資料：simple_itc.tar演習資料：simple_chuo.tar.gz パワーポイント資料：rvmicro.pptx

• 7回： RISC-Vのアセンブラプログラム

  演習資料は5回と同じ パワーポイント資料：rv32isa-1.pptx

• 8回： RISC-Vのマルチサイクルアーキテクチャ

  演習資料：multi.tar パワーポイント資料：rvimulti.pptx

• 9回： 記憶階層とキャッシュ その１

  演習資料：c1kai.tar パワポF資料：cache.pptx

• 10回：記憶階層とキャッシュ その2

  演習資料：c2kai.tar パワポ資料：cache2.pptx

• 11回： 入出力

  演習資料：io.tar パワポ資料：io.pptx

• 12回：割込みとDMA

  演習資料：int.tar パワポ資料：int.pptx